[ 관심 ] 3D 프린터

미래학에서는 구글 이미지 파일이 50만 개면 기술이 소멸하지 않는다고 본다. 파일이 500만 개면 10년 남은 것이고, 5억 개면 이미 우리 곁에 온 것으로 판단한다. 9월 20일 ‘3D print’로 검색한 결과 8390만 개의 3D프린터 이미지 파일이 있다. 대략 6년 후면 집집마다 3D프린터를 보유하고 제품을 직접 인쇄하는 모습이 일상이 될 수도 있다.
Thingiverse(미국, thingiverse.com): 3D프린터 제조사 스트라타시스가 운영하며, 무료로 3D 모델 데이터를 공유할 수 있다.
Cubify.com(미국, cubify.com): 취미 요소가 강하며, 큐브 시리즈 3D프린터로 출력할 수 있는 모델들을 다운로드할 수 있다.
CGTrader(리투아니아, cgtrader.com): 전문가용 3D 모델 데이터를 판매한다. 출품자와 가격 협상을 할 수 있다.
Yeggi(독일, yeggi.com): 3D 프린팅이 가능한 무료 데이터가 많고, 검색하기도 쉽다.
FABforall(스위스, fabforall.com/home): 3D 모델 데이터나 프린트 서비스 정보를 제공한다.
Sculpteo(프랑스, sculpateo.com/en): 고품질의 3D 프린팅이 가능한 모델 데이터가 올라온다.
Shapeways(네덜란드, shapeways.com): 유럽의 전자 전문 업체 필립스가 투자한 네덜란드 벤처 회사다. 3D 프린팅 기술을 내세워 사용자들이 원하는 디자인 그대로 입체 모형을 제작해 제공한다. 디자이너나 아티스트, 일반인이 올려놓은 작품을 3D 프린팅해 구입할 수도 있다. 판매가격은 디자이너가 정하고, 세이프웨이스와 수익을 배분한다. 10만 개의 개인 숍과 디자이너들이 입점해 있다.

[ Xilinx ] Block memory의 initial value를 설정하는 MIF file 양식입니다

Xilinx BRAM IP를 생성시 Memory의 initial value가 필요로 하는 경우 *.MIF file이 필요합니다.
아래는 Block memory의 초기값을 설정하는 MIF file 양식입니다.
1024 line x 12bit 일 경우 아래와 같이 구성하면 됩니다.

000010111001
000010101110
000010101101
011101100011
000010101011
011101100101
011101100110
011101000111
000010100111
…..

[ Xilinx ] MIG에서 Memory controller efficiency를 올리기 위한 방법

Xilinx Memory Controller IP인 MIG를 사용함에 있어 지금보다 efficiency를 더 높이고 싶은 경우가 있습니다.
메모리의 write & read 효율을 올리기 위하여 다음의 사이트를 내용을 보면 됩니다.

AR# 36719

[ Xilinx ] IOB Register 설정 방법

Xilinx FPGA를 사용할 경우,

1. Input Data 이상하게 읽혀지는 문제
2. Output Pin의 Data를 Oscilloscope로 측정 시 Bus Data간 skew가 발생하는 문제

이러한 문제를 해결하기 위하여 아래의 Option을 적용시키면 해결 됩니다.


아래는 Vivado에서의 IOB Register 설정 방법입니다.
XDC file에 아래와 같이 기입하면 IO block에 있는 Register를 사용하게 됩니다.


set_property IOB TRUE [get_cells {u0/mData_reg}*]
set_property IOB TRUE [get_ports {DI*}]
set_property IOB TRUE [get_ports *]


아래의 그림과 같이 XDC에 IOB TRUE 적용 후 SLICE가 아닌 IOB Register에 적용되어진 것을 Implementation 후의 Device View에서 확인할 수 있습니다.

클릭하면 큰 그림으로 볼 수 있습니다.

위 Example Design의 Vivado 2015.4 parject file을 아래의 링크를 통하여 Download 받을 수 있습니다.
example_iob_ok


이러한 IOB Register 설정 방법은 가능한 Design과 적용이 되지 않는 Design이 있습니다.
아래의 그림은 TRUE IOB 적용이 가능한 Design의 Schematic View입니다.

클릭하면 큰 그림으로 볼 수 있습니다.

Source code 작성 시, 반드시 Register를 거쳐 direct로 output pin에 연결되는 경우와 Input pin에서 direct로 Register에 연결되는 design의 경우만 적용이 됩니다. 예를 들면, Register를 거쳐 중간에 조합회로(AND, OR gate 등등)를 지나 output pin에 연결되어질 경우에는 XDC file에 IOB TRUE를 기입하였어도 IO block에 있는 Register를 사용하지 못합니다.
설계된 Design이 이 경우에 해당되는지 설계자가 아닌 다른 사람이 확인할 수 있는 방법은 아래의 그림과 같이 Schematic view에서 간단하게 확인할 수 있습니다.

클릭하면 큰 그림으로 볼 수 있습니다.

위 Example Design의 Vivado 2015.4 parject file을 아래의 링크를 통하여 Download 받을 수 있습니다.
example_iob_fail


지금까지 Data Bus의 Input 혹은 Output에 대한 Sync 정렬을 위하여 IOB Register 설정 방법을 알아보았습니다.

[ Xilinx ] 사용하고자 하는 Xilinx Device에 알맞는 Power Guide

Xilinx FPGA를 사용할 경우 가장 먼저 고려되는 부분이 Power Consumption입니다.
아래의 Q&A를 보시면 어느 정도 파악이 될 듯 ???!!!

Q > 각 전원의 Power는 얼마나 필요한가요?
A > 설계할 Logic Design이 어느 정도인지 모르는 경우는 알 수가 없습니다.


Q > 설계할 Logic Design이 어느 정도인지 알고 있는 경우는 Power를 어떻게 알 수 있나요?
A > Xilinx Power Estimator (XPE)를 이용하여 확인할 수 있습니다. 사용방법에 대한 설명은 Xilinx Power Estimator User Guide를 보면 됩니다.


Q > 설계된 Logic Design이 없는 경우에 필요한 Power를 알 수 없다면 Max Power 라도 알 수 없나요?
A > 아래 링크의 사이트(Texas Instruments / Xilinx Power Guide)를 참고하면 사용할 Xilinx Device에 해당되는 Power를 가늠할 수 있습니다

[ Xilinx ] Xilinx Device에 알맞는 PROM Selection Guide

Xilinx FPGA를 사용하려면 반드시 별도의 PROM이 필요해요. 과거에는 Xilinx 전용 PROM을 사용하였으나, 요즈음은 일반적인 SPI, BPI Flash memory를 많이 사용하고 있어요.
Old Device의 경우, 아래 링크의 사이트를 참고하세요.

• Xilinx 지원 가능 PROM list
  

7-Series & Utrascale Device는 아래 링크 문서의 141페이지 이 후의 내용을 참고하세요

• Vivado Programming and debugging User Guide
  

Configuration 속도가 문제된다면, BPI Flash memory를 고려할 필요가 있어요.